Am Institut für Prozessdatenverarbeitung und Elektronik (IPE) wird mit der 3D-Ultraschall-Computertomographie (3D-USCT) ein neuartiges bildgebendes Verfahren zur Brustkrebsfrüherkennung entwickelt. Während einer einzelnen Aufnahme werden etwa 3,5 Millionen Ultraschallsignale aufgezeichnet. Um bereits kurz nach der Messung qualitative Aussagen über ein untersuchtes Objekt wie beispielsweise dessen Lage und Bewegung im Tomographen treffen zu können, müssen einzelne Schichtbilder in sehr kurzer Zeit erzeugt werden. Da die eingehenden Ultraschallsignale von einem FPGA-basierten Datenaufnahmesystem aufgezeichnet und verwaltet werden, bietet es sich an, die enthaltenen FPGAs auch für weitere Berechnungsschritte zu nutzen.

Aufgabenbeschreibung

In der 3D-USCT-Bildrekonstruktion spielen Rotationsellipsoide mit beliebiger Lage im Raum eine große Rolle. Durch die Rekonstruktion von Schichtbildern ergeben sich dabei Schnitte durch solche Ellipsoide. Für die digitale Verarbeitung und anschließende Darstellung ist eine Rasterung der aus dem Schnitt resultierenden Ellipsen notwendig. Im Rahmen dieser Arbeit soll die Rasterung beliebiger Ellipsoiden-Schnitte auf FPGA-Basis konzeptioniert und implementiert werden. Hierzu muss zunächst eine effiziente Methode zum Schnitt von Ebene und Ellipsoid ermittelt werden, um die Startpunkte und Parameter der entstehenden Ellipse zu bestimmen. Insbesondere die dabei auftretenden geometrischen Berechnungen in 3D erfordern oftmals die Auswertung von Wurzel- und Winkelfunktionen, die in Hinsicht auf die FPGA-Realisierungen wenn immer möglich vermieden werden sollten. Hierzu sollen sowohl Näherungen untersucht, als auch algorithmische Optimierungen in Betracht gezogen werden. Neben reinen Hardware-Realisierungen soll bei der FPGA-Implementierung auch ein Hardware/Software-Codesign evaluiert werden.

Arbeitsumfang

• Einarbeitung in die USCT-Bildgebung
• Konzeption der Rasterung von beliebigen Ellipsoiden-Schnitten
• Implementierung und Evaluation
• Dokumentation

Arbeitsgebiet

Programmierung (Matlab ,C/C++), FPGA Entwicklung (VHDL)

Kontakt

Matthias Birk (matthias birkHzy1∂kit edu)